PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-144098

(43)Date of publication of application: 17.08.1984

(51)Int.CI.

G11C 29/00 G11C 17/00

(21)Application number: 58-018027

(71)Applicant: FUJITSU LTD

(22)Date of filing:

08.02.1983

(72)Inventor: YOSHIDA MASANOBU


ITANO KIYOYOSHI

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To read out accurately on electronic signature at all times when block is replaced by providing a subblock which corresponds to a memory cell block and a redundant memory cell block respectively.

CONSTITUTION: Plural read-only memory cells storing the prescribed data are provided at the specific regions of memory cell blocks 11W18. These blocks 11W 18 and a redundant memory cell block 19 are divided into subblocks. The data corresponding to the output bits of the blocks 11W18 are repetitively stored at every subblock to the read-only memory cells of the blocks 11W18. In the block 19 the subblocks are set opposite to the blocks 11W18, and the data corresponding to the output bits of the blocks 11W18 are stored to the read-only memory cells of corresponding subblocks within the block 19. When the blocks 11W18 are replaced with the block 19, the corresponding subblocks within the block 19 are selected when the prescribed data is read out.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭59—144098

⑤ Int. Cl.³⑥ 11 C 29/00 17/00 識別記号

庁内整理番号 7922--5B 6549--5B **3公開 昭和59年(1984)8月17日**

発明の数 1 審査請求 未請求

(全10頁)

69半導体記憶装置

鯂

頭 昭58-18027

❷出

②特

願 昭58(1983)2月8日

⑩発 明 者 吉田正信

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 板野清義

川崎市中原区上小田中1015番地

富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

四代 理 人 弁理士 青木朗

外3名

明 細 4

1. 発明の名称

半導体配煙裝置

2. 符許爵求の範囲

複数ビット出力構成で、各出力ビットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックを置換え可能な冗長メモリセルブロックとを 備え、 数各メモリセルブロックの特定の領域に所定のデータを記憶した複数の説出し専用メモリセルを有する学導体記憶装置であって、

餃各メモリセルブロック及び数冗長メモリセルブロックを複数のサブブロックに分割し、各該メモリセルブロックの駅出し専用メモリセルには、各該メモリセルブロックの出力ピットに対応するデータを各サブブロックをに繰返し配慮し、該冗長メモリセルブロックに対応させて、それぞれの該メモリセルブロックの出力ピットに対応するサブブロックの既出し専用メモリセルに配慮し、該メ

モリセルブロックを該冗長メモリセルブロックに 世換えた場合には、該所定のデータの統出し時に、 世換えられたメモリセルブロックに対応する該冗 長メモリセルブロック内のサブブロックを選択す るようにしたことを特徴とする半導体記憶装置。

3. 発明の詳細な説明

(1) 発明の技術分野

本発明は、プログラム可能脱出し専用半導体記 は裂體(PROM)に関し、特に、PROMの概性に 関する ROM データであるエレクトロニック・シ グネーチャ(Electronic Signature)の脱出し回路 に関する。

(2) 技術の背景

最近、消去可能、プログラム可能観出し専用半 事体能障袋置(EPROM)に対して、メーカのコ ード、智き込みアルゴリズムのコード等を一種の ROMデータとして製造中に予め書き込んでおき、 チップの特定の端子に特定の個号を印加すること にこのデータを観み出せるようにした、エレクト ロニック・シグネーチャというものを用いること が米崗EIAの下部機関であるJEDEC (joint electron device engineering council) により接案されている。 JEDECにより提案された、エレクトロニック・シグネーチャのデータ構成内容をよびメーカコードが第1図(A)をよび(B)に示される。

ところで、EPROMにおいては、製品テップの 歩留りを向上させるために、冗長構成を用いて不 良が生じた固路を冗長回路に置き換えることが行 われている。このような冗長構成を有するEPROM においては、冗長回路を使用する場合に置き換え られた回路部分に対応するエレクトロニック・シ グネーチャのデータの内容が正しく駅み出される 必要がある。

(3) 発明の目的

本発明の目的は、冗長構成を有する半導体記憶 装置において、冗長回路がどの回路部分に健主換 えられた場合にもエレクトロニック・シグネーチャが正しく読み出されるようにすることにある。

(4) 発明の構成

(3)

長メモリセルブロック内のサブブロックを選択するようにしたことを特徴とする半導体配揮袋艦が 提供される。

(5) 発明の実施的

本発明による半導体配置装置を図面を用いて以 下に説明する。第2図は、8ピット出力のEPROM に冗長メモリセルブロックが設けられた場合の概 略的構成図である。 第2図のEPROM においては、 メモリセルブロック11ないし19のうち、8ピ ット出力に対応するメモリセルブロック11ない し18は、切換え回路21ないし28を介して出 カパッファ31ないし38に接続される。冗長メ モリセルブロック19は、切換え回路29を介し て各切換を回路21ないし28に接続され、任意 の出力ビットQ1ないしQ8に対応するメモリセ ルプロックと置き換えられ得る。各切換え回路 21ないし29は、制御信号発生回路41ないし 4 9 からの制御信号により切換えが制御される。 各制御信号発生図路41ないし49においては、 内部に設けられたヒューズの断続状態に応じた制

数各メモリセルブロック及び数冗長メモリセルブロックを複数のサブブロックに分削し、各酸メモリセルブロックの就出し専用メモリセルには、各酸メモリセルブロックの民間して対応するデータを各サブブロックを保練返し記憶し、数冗長メモリセルブロックでは各サブブロックを各数メモリセルブロックに対応させて、それぞれの欧メモリセルブロックの出力ピットに対応するデータを数冗長メモリセルブロックの別応するサブブロックの既出し専用メモリセルブロックに対応する核冗長スた場合には、該所足のデータの既出し時に、世換えた場合には、該所足のデータの既出し時に、世換えた場合には、該所足のデータの既出し時に、

(4)

第8図には、第2図のEPROMにおけるメモリセルブロックの構成がより詳細に示される。各メモリセルブロック11ないし19においては、複数のワード線WLと複数のピット線BLとが直交して設けられており、各ワード線WLと各ピット線BLの交叉する位置にそれぞれメモリセルが設けられている。各メモリセルブロックは、それぞれ16本のピット線を含む8個のサブブロックにはプログラム署込み用メモリセルが接線されるワード線WLの設けし用ワード線WLが設け

られている。ES 観出し用ワード線VWLは、ES 観出し信号検出国路 5 に接続される。各ワード線 WLは、ワードデコーダ団路 6 に接続される。

各メモリセルブロック、例えば、11亿かいて は、サブブロック11-0,11-1,…,11 - 7年のピット線 B L は、第1のコラムデコーダ 風路?からの選択信号B0,B1…B15により 選択され、各サブプロック11-0,11-1, … , 11-7からの出力は、第2のコラムデコー **ダ回路8からの選択信号C0,C1,…,C7だ** より選択される。第1のコラムデコーダ風路では、 下位のアドレス信号80,81,82,83をデ コードして選択信号B0,B1,…,B15の1 つを"H"にする。また、第2のコラムデコーダ 風路8は、上位のアドレス信号 ± 4 , 8 5 , 8 6 をデコードして、選択信号C0,C1,…,C1 の1つを"H"にする。従って、アドレス信号 a 0, a1, …, a6の特定のパターンに対応して 各メモリセルブロック内の特定の1本のピット線 BL が透択される。

(7)

セルブロックにおいて、各サブプロックには16本のピット機が含まれており、それぞれにDS用 聞出し専用メモリセルが設けられている。従って各サブブロックに16ピットのデータが書込まれ得る。従って、上位のアドレス信号 a 4 , a 5 , a 6を特定のパターンに固定して、特定のサブプロックを選択して、下位のアドレス信号 a 0 , a 1, a 2 , a 4を16 通りに変化させることによりエレクトロニック・シグネーチャの16ワードを観出すことができる。第4 図には、特定のサブプロックを選択する場合の、アドレス信号 a 4 , a 5 , a 6 のパターンが示される。例えば、 a 4 = 0 , a 5 = 0 , a 6 = 0 の場合、選択信号C 0 に対応するサブプロック(コラム)が選択される。

第 5 図には、各メモリセルブロック11をいし 1 9 におけるそれぞれのサブブロック内の B S 用 配出し専用メモリセルに普込まれるデータバター ンが示される。メモリセルブロック11において は、すべてのサブブロックにデータ D 1 が普込ま れる。同様にしてメモリセルブロック12のすべ

ところで、弟2図および第3図に示される EPROM においては、ES 用の腕出し専用メモリ セルには製造時に予めビット融BLへの接続・非 接続によりデータが普込まれている。とのES用 の観出し専用メモリセルに書込まれたデータは、 **磐足のナドレス信号A9K12Vを印加すること** により銃出される。これらのES用の銃出し専用 メモリセルには、第1図(A)に示されるエレクト ロニック・シグネーチャが答込まれる。エレクト ロニック・ングネーチャは、第1図(A)に示され るように8ピット×16ワードのデータであり、 従って、各出力ピットQ1,Q2,…,Q8に対 応するメモリセルブロック11,12,…,18 には、それぞれのピットに対応するデータ列D1, D2,…,D8が配録される。例えばメモリセル プロック11.化は第1図(A)化おいて斜級で示さ れるデータ列D1が配録される。

第2図および第3図に示されるEPROMにおけるエレクトロニック・シグネーチャの記録方法を、第4図、第5図を用いて説明する。1つのメモリ

(8)

でのサブブロックにはデータD2が審込まれる。 以下向機にして、メモリセルブロック11から 18までについては、各メモリセル内のすべての サブブロックにそのメモリセルブロックに対応する ES用データが審込まれる。従って、メモリセ ルブロック11ないし18にかいては、どのサブ プロックが選択された場合にも同一のデータが脱 出される。ところが、冗長メモリセルブロック 19にかいては、C0に対応するサブブロックに はデータD1が審込まれ、C1に対応するサブブロックに はデータD2が審込まれ、以下同様にし てC7に対応するサブブロックにはデータD8が 番込まれる。

従って、第3図のEPROMにおいては、冗長メモリセルブロック19を使用しない場合には、任意のサブブロックを選択することにより、エレクトロニック・シグネーチャを正しく観出すことができる。また、冗長メモリセルブロック19を特定のピットに対応するメモリセルブロックと置き換えて使用する場合には、それピットに対応する

データが登込せれたサブブロックを自動的に選択 することにより、エレクトロニック・ングネーテ ャが正しく脱出される。第6図(A)には、冗長メ モリセルブロック19を使用した場合に、健き狭 えられたピット位置に対応したサブプロッタを選 択するためのフドレス信号を発生する回路が示さ れる。 第6 図 (A) において、 A 4 , A 5 , A 6 は 外部から入力されるアドレス信号であり、 VRR はDS脱出し信号である。また、BR1,BR2, …. BR8 は各メモリセルプロックの切換え側御 信号であり、BR9 は冗長メモリセルブロック便 用信号である。第6図(A)の回路にかいては、例 えばメモリセルプロック18が冗長メモリセルブ ロック19に鑑き換えられる場合、BRBニH。 BR9=HTBD, BR1=L, BR2=L... BR7=Lであり、従ってa4=日、a5=日、 a 6 = Aとなり、選択信号C 7 化対応するサブブ ロックが選択される。また、冗長メモリセルプロ ックが使用されない場合には、 & 4 = L , & 5 = L , a 6 = Lとなる。

(11)

第2図は、本発明が適用されるEPROMの概略 的な概成図、

第3図は、第2図のEPROMの部分的詳細図、 第4図は、第3図の回路における第2コラムデ コーダ回路の選択動作を説明する図、

第 5 図は、第 3 図の EPROM においてエレクトロニック・シグネーチャの配録される様子を示す図、

第6図(A)は、第3図のEPROM において冗長 メモリセルの置き換え位置に応じたアドレス信号 を発生する回路、第6図(B)はBS説出し信号発 生回路、第6図(C)は切換え制御信号発生回路を、 それぞれ示す図である。

(符身の説明)

11,12…18;メモリセルブロック、19; 冗長メモリセルブロック、21,22…28; 切換を回路、31,32…38; 出力パッファ、41,42,…,49; 切換を制御個母発生回路、5; ES 読出し個母検出回路、6; ワードデコーダ回路、7; 第1コラムデコーダ回路、8; 第2

第6図(B)には、E8 駅出し信号検出回路5が示され、第6図(C)には、切換え制御信号BR1,BR2,…,BR8 および冗長メモリセルブロック使用信号BR9 の発生回路41,42,…,49が示される。第6図(B)の回路においては、外部アドレス端子A9に12 Vが印加された場合にES 駅出し信号 VRRが"H"となるように設計される。

(6) 発明の効果

本発明によれば、冗長帯成を有する半導体記憶 装置において、冗長メモリセルブロックが任意の 出力ピットに対応するメモリセルブロックに置き 接えられた場合にもエレクトロニック・シグネー チャを正しく統出すことができるようにしたエレ クトロニック・シグネーチャ統出し回路が提供され得る。

4. 図面の簡単な説明

第1図(A),(B)は、JEDEC により提案されたエレクトロニック・シグネーチャの形式を示す 図、

(12)

コラムデコーダ回路。

停許出顧人

富士 进 株 式 会 社 特許出額代理人


弁理士 育木 明

升理士 西館和之

弁理士 内田 學 男


弁理士 山口昭之


第 1 図 (A)



第 1 図 (B)


JEDEC メーカ名	ょ奇パリティ Q8Q7Q6Q5Q4Q3Q2Q1				
1 AMD	00000001				
2 AMI	00000010				
3 FAIRCHILD	10000011				
4 FUJITSU	00000100				
5 GTE	10000101				
6 HARRIS	10000110				
7 HITACHI	00000111				
8 INNOS	00001000				
9 INTEL	10001001				
10 177	1.0001010				
11 INTERSIL	00001011				
12 MONOLITHIC MEMORIES	.10001100				
13 MOSTEK	00001101				
14 MOTOROLA	00001110				
15 NATIONAL	10001111				
16 NEC	00010000				
17 RCA	10010001				
18 RAYTHEON	10010010				
19 ROCKWELL	00010011				
20 SEEQ	10010100				
21 SIGNETICS	00010101				
22 SYNERTEK	00010110				
23 TEXAS INSTRUMENTS	10010111				
24 TOSHIBA	10011000				
25 XICOR	00011001				
26 ZILOG	00011010				







第 4 図


アトレス	со	C1	C2	СЗ	C4	C5	C6	С7
a 4	0	1	0	1	0	1	0	1
a 5	0	0	1	1	0	0	1	1
a 6	0	0	٥	0	1	1	1	1







第 6 図 (C)



手続補正書(自營)

昭和 58 年 3 月 ≥ 3 日

特許庁長官 若 杉 和 夫 殿

- 事件の表示
 昭和 58 年 特許顧 第 1 8 0 2 7 号
- 2. 発明の名称

半導体記憶裝置

3. 補正をする者事件との関係 特許出願人

名称 (522) 富士通株式会社

4.代理人

住 所 東京都港区虎ノ門-丁目8番10号 静光虎ノ門ビル 〒105 電話(504)0721

氏 名 弁理士 (6579) 青 木

(外 3 名)

補正の対象 (1) 朗細撃の

- (1) 明細書の「特許請求の範囲」の欄
- (2) 明細書の「発明の詳細な説明」の機
- 6. 補正の内容
- (11 明細書の『特許請求の範囲』の欄を別紙の とおり補正する。
- (2) 明細書の「発明の詳細な説明」の欄を次のとおり補正する。

第4页第1行~第5页第3行目

「本発明においては、……提供される。」を 削除し、下記の文章に置き換える。

「上記の目的は、複数ビット出力構成で、各出力ビットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックを置換え可能な冗長メモリセルブロックとを備え、該各メモリセルブロックの特定の領域に所定のデータを記憶した複数の読出し専用メモリセルが設けられ、且つ該各メモリセルブロック及び該冗長メモリセルブロックは複数のサブブロックに分割もされ、各該メモリセルブロックの読出し専用メモリセルには、



各館メモリセルブロックの出力ビットに対応するデータが各サブブロック毎に繰返し記憶され、設
冗長メモリセルブロックでは各サブブロックを各
該メモリセルブロックに対応させて、それぞれの
該メモリセルブロックの出力ビットに対応するサ
ータが該冗長メモリセルブロック内の対応するサ
ブフロックの読出し専用メモリセルに記憶もされ、
該メモリセルブロックを
酸冗長メモリセルで記憶する
では、
置換えた場合には、
置換えられたメモリセ
のサブロックが
数所定のデータの
読出し時に選択されるようにしたことを特徴とする半導体記憶
装置によって達成される。

7. 添付書類の目録

補正特許請求の範囲

1 3

(3)

ク<u>が該所定のデータの読出し時に選択されるよう</u> にしたことを特徴とする半導体記憶装置。

2. 特許請求の範囲

複数ピット出力構成で、各出力ピットに対応す る複数のメモリセルブロックと、不良のあるメモ リセルブロックを置換え町能を冗長メモリセルブ ロックとを備え、駭各メモリセルブロックの特定 の領域に所定のデータを記憶した複数の読出し専 用メモリセルが設けられ、且つ該各メモリセルブ ロック及び設冗長メモリセルプロックは複数のサ ププロックに分割もされ、各紋メモリセルブロッ クの読出し専用メモリセルには、各該メモリセル プロックの出力ピットに対応するデータが各サブ プロック毎に繰返し記憶され、数冗長メモリセル プロックでは各サブプロックを各款メモリセルブ ロックに対応させて、それぞれの肤メモリセルブ ロックの出力ビットに対応するデータが終冗長メ モリセルブロック内の対応するサブプロックの読 出し専用メモリセルに記憶もされ、餃メモリセル プロックを放冗長メモリセルプロックに関換えた 場合には、置換えられたメモリセルブロックに対 応する鯨冗長メモリセルプロック内のサブブロッ

(1)

特許法第17条の2の規定による補正の掲載

昭和 58 年特許顕第 18027 号 (特開昭 59-144098 号 昭和 59 年 8 月 17 日発行 公開特許公報 59-1441 号掲報)については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 6 (4)

Int.Cl3.

識別記号

庁内整理番号

G11C 29/00 17/00 7 9 2 2 - 5 B 6 5 4 9 - 5 B

手続補正暋

昭和59年 4 月 24日

特許庁長官 若 杉 和 夫 殿

1.事件の表示

昭和 58年 特許順 第018027号

2. 発明の名称

半導体記憶装置

3. 補正をする者

事件との関係 特許出願人

名 称 (522) 富士通株式会社

4. 代 理 人

住 所 東京都港区虎ノ門一丁目8番10号 静光虎ノ門ヒル 〒105 電話(504)0721

氏 名 弁理士 (6579) 青 木

明知

(外 3 名)

5. 補正の対象

- (1) 明細費の「特許請求の範囲」の機
- (2) 明細羽の「発明の評細な脱明」の棚
- 6 補正の内容
 - (1) 別紙のとおり
- (2) 明細書第4頁第1行目から第5頁第3行目までを『本発明においては、複数ピット出力構成で、各出力に対応する複数のメモリセルが応する複数のプロがを出力に対応するメモリセルでを確認であるメモリセルがを移りません。前記で長メモリセルがのからと、では対応では、前記で長メモリセルがのでは、前記で長メモリセルがでは、前記で長メモリセルがでは、一つから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択的に就出する。のから選択のには、

2. 特許納水の範囲

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

☐ OTHER: ____